```
2/3,AB/1
DIALOG(R)File 351:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.
013101528
WPI Acc No: 2000-273399/200024
Related WPI Acc No: 2002-668649
XRAM Acc No: C00-083544
XRPX Acc No: N00-204934
  Nitride semiconductor device such as blue laser, comprises crystalline
  substrate with crystal plane of surface orientation different from a
  surface orientation of a primary surface, a semiconductor layered
  structure and an active region
Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD (MATU ); MATSUSHITA
  ELECTRONICS CORP (MATE ); IMAFUJI O (IMAF-I); ISHIDA M (ISHI-I);
  NAKAMURA S (NAKA-I); ORITA K (ORIT-I); YURI M (YURI-I)
Inventor: IMAFUJI O; ISHIDA M; NAKAMURA S; ORITA K; YURI M
Number of Countries: 029 Number of Patents: 010
Patent Family:
Patent No
              Kind
                     Date
                             Applicat No
                                            Kind
                                                   Date
                                                            Week
EP 993048
                   20000412
                             EP 99117485
               A2
                                                 19990910
                                                           200024
                                             Α
                             JP 99133844
JP 2000156524
               Α
                   20000606
                                                 19990514
                                             Α
                                                           200035
JP 2000353669
              Α
                   20001219
                             JP 99133844
                                                 19990514
                                             Α
                                                           200104
                             JP 2000116072
                                                 19990514
                                             Α
KR 2000023144 A
                   20000425
                             KR 9939325
                                                 19990914
                                             Α
                                                           200107
TW 423167
               Α
                   20010221
                             TW 99115832
                                                 19990914
                                                           200138
                                             Α
US 20020137249 A1 20020926 US 99395261
                                             A
                                                  19990914
                                                            200265
EP 993048
               B1
                  20021106
                            EP 99117485
                                             Α
                                                 19990910
                                                           200281
                             EP 200211557
                                             Α
                                                 19990910
DE 69903783
               E
                   20021212
                             DE 603783
                                                           200306
                                             Α
                                                 19990910
                             EP 99117485
                                             Α
                                                 19990910
US 6617182
               B2 20030909
                             US 99395261
                                             Α.
                                                 19990914
US 20030197166 A1 20031023 US 99395261
                                              Α
                                                  19990914 200370
                             US 2003249116
                                             Α
                                                 20030317
Priority Applications (No Type Date): JP 99133844 A 19990514; JP 98259907 A
  19980914
Patent Details:
Patent No Kind Lan Pg
                        Main IPC
                                    Filing Notes
              A2 E 32 H01L-029/04
   Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT
   LI LT LU LV MC MK NL PT RO SE SI
JP 2000156524 A
                    16 H01L-033/00
JP 2000353669 A
                    15 H01L-021/205 Div ex application JP 99133844
KR 2000023144 A
                       H01L-033/00
TW 423167
            Α
                       H01L-033/00
US 20020137249 A1
                       H01L-021/00
EP 993048
             B1 E
                      H01L-021/20
                                     Related to application EP 200211557
                                     Related to patent EP 1244141
   Designated States (Regional): DE FR GB
DE 69903783
             E
                       H01L-021/20
                                     Based on patent EP 993048
US 6617182
             B2
                       H01L-021/00
US 20030197166 A1
                        H01L-047/00
                                      Div ex application US 99395261
Abstract (Basic): EP 993048 A2
Abstract (Basic):
       NOVELTY - A semiconductor device comprises: a crystalline substrate
```

(1) having a crystal plane provided within a primary surface so as to have a surface orientation different from a surface orientation of the primary surface; a semiconductor layered structure grown over the substrate; and an active region provided at a portion in the semiconductor layer structure above the crystal plane.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for a method of fabricating a semiconductor device.

USE - Semiconductor device, particularly nitride semiconductor device such as a blue laser and a fast operation transistor.

ADVANTAGE - A semiconductor device is provided with a high degree of reliability and performance by reducing lattice defects in an active region of the device.

DESCRIPTION OF DRAWING(S) - The drawing shows a cross-sectional view of a semiconductor device of the invention.

Substrate (1)

n-type GaN layer (2)

n-type AlGaN cladding layer (3)

Active layer (5)

Current constriction layer (8)

Linear lattice defects (110)

Low-defect region (120)

pp; 32 DwgNo 1/19

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-156524 (P2000-156524A)

(43)公開日 平成12年6月6日(2000.6.6)


(51) Int.Cl.7	識別記号		FΙ					テーマコード(参考)
H01L 33	/00		H01L	33/00			С	
21,	/20			21/20				
21,	/205			21/205				
29,	/205			29/205				
21,	/338			29/80			В	
		審査請求	有 讃	求項の数30	OL	(全 16	頁)	最終頁に続く
(21)出顧番号	特顧平11-133844		(71)出版	(71)出願人 000005843				
				松下電	子工業	株式会社	•	
(22)出顧日	平成11年5月14日(1999.5	. 14)		大阪府	高槻市	幸町1番	1号	
			(72)発明	者 石田	昌宏			
(31)優先権主張	哈号 特願平10-259907			大阪府	高槻市	幸町1番	1号	松下電子工業
(32) 優先日	平成10年9月14日(1998.9	. 14)		株式会	社内			
(33)優先権主張	国 日本(JP)		(72)発明	相 中村	真嗣			
				大阪府	高槻市	幸町1番	1号	松下電子工業
				株式会	社内			
			(74)代理	人 100097	445			
				弁理士	岩橋	文雄	外	2名)
								最終頁に続く

(54) 【発明の名称】 半導体装置、半導体基板とそれらの製造方法

(57)【要約】

【課題】 半導体素子の能動領域の格子欠陥を低減し、 信頼性が高く、高性能な半導体装置を提供することを目 的とする。

【解決手段】 格子欠陥 a を有し、表面に段差を有する 基板 1 と、前記基板 1 上に形成されるとともに前記段差 上に低欠陥領域bを有するInGaN量子井戸よりなる 活性層5と、前記基板1上に半導体素子とを備え、前記 半導体素子の能動領域5 a を前記低欠陥領域 b に形成す る。



【特許請求の範囲】

【請求項1】 格子欠陥を有し、表面に段差を有する第1の半導体層と、前記第1の半導体層上に形成されるとともに前記段差上に低欠陥領域を有する第2の半導体層と、前記第1の半導体層上に形成された半導体素子とを有し、前記半導体素子の能動領域が前記低欠陥領域に形成されていることを特徴とする半導体装置。

【請求項2】 前記能動領域が、前記第2の半導体層の平坦部に設けられたことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第1の半導体層の表面が周期的な凹凸構造を有することを特徴とする請求項1または請求項2に記載の半導体装置。

【請求項4】 前記第1の半導体層の主平面の法線と、前記段差部分における前記第1の半導体層の表面の法線とのなす角が90度以下であることを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置。

【請求項5】 格子欠陥を有し、表面に第1の段差を有する第1の半導体層と、前記第1の半導体層上に形成されるとともに表面に第2の段差を有しかつ前記第1の段 20 差上に低欠陥領域を有する第2の半導体層と、前記第2の半導体層上に形成されるとともに、前記第2の段差上に低欠陥領域を有する第3の半導体層と、前記第2の半導体層上に形成された半導体素子とを有し、前記半導体素子の能動領域が第3の半導体層の低欠陥領域に形成されていることを特徴とする半導体装置。

【請求項6】 前記能動領域が、前記第3の半導体層の平坦部に設けられたことを特徴とする請求項5記載の半導体装置。

【請求項7】 前記第1の半導体層および前記第2の半 30 導体層の表面が周期的な凹凸構造を有することを特徴と する請求項5または請求項6に記載の半導体装置。

【請求項8】 前記第1の半導体層の主平面の法線と、前記第1の段差部分における前記第1の半導体層の表面の法線とのなす角、または前記第2の半導体層の主平面の法線と、前記第2の段差部分における前記第2の半導体層の表面の法線とのなす角が90度以下であることを特徴とする請求項5ないし請求項7のいずれかに記載の半導体装置。

【請求項9】 前記能動領域に窒素原子が含まれている ことを特徴とする請求項1ないし請求項8のいずれかに 記載の半導体装置。

【請求項10】 前記能助領域が電界効果トランジスタのゲート領域であることを特徴とする請求項1ないし請求項9のいずれかに記載の半導体装置。

【請求項11】 前記能動領域が発光ダイオードまたは レーザの発光領域であることを特徴とする請求項1ない し請求項9のいずれかに記載の半導体装置。

【請求項12】 前記能動領域がバイポーラトランジスタのベース領域であることを特徴とする請求項1ないし 50

請求項9のいずれかに記載の半導体装置。

【請求項13】 前記能動領域がダイオードの接合領域 であることを特徴とする請求項1ないし請求項9のいず れかに記載の半導体装置。

【請求項14】 前記第1の半導体層の表面は、周期的な凹凸構造を有し、少なくともその凸部が前記第1の半導体層の凹凸構造形成前の表面と同じ面方位を有さないことを特徴とする請求項1または請求項2に記載の半導体装置。

【請求項15】 前記第1の半導体層および前記第2の 半導体層の表面は、周期的な凹凸構造を有し、少なくと もその凸部が前記第1および2の半導体層の凹凸構造形 成前の表面と同じ面方位を有さないことを特徴とする請 求項5または請求項6に記載の半導体装置。

【請求項16】 請求項14、及び15記載の周期的な 凹凸構造を作製する場合において、凹凸形成前の前記第 1の半導体層表面と平行な面を有さない材料をマスク材 として使用し、ドライエッチングを行うことを特徴とす る半導体素子の製造方法。

20 【請求項17】 前記第1の半導体層の主平面の法線 と、前記段差部分における前記第1の半導体層の表面の 法線とのなす角が90度以上であることを特徴とする請 求項1ないし請求項3のいずれかに記載の半導体装置。 【請求項18】 前記第1の半導体層の主平面の法線

【請求項19】 前記第1の半導体層の主平面の法線と、前記段差部分における前記第1の半導体層の表面の法線とのなす角が90度以上であることを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置。 【請求項20】 前記第1の半導体層の主平面の法線と、前記第1の段差部分における前記第1の半導体層の

表面の法線とのなす角、または前記第2の半導体層の主 平面の法線と、前記第2の段差部分における前記第2の 半導体層の表面の法線とのなす角が90度以上であるこ とを特徴とする請求項5ないし請求項7のいずれかに記 載の半導体装置。

【請求項21】 基板の上に、格子欠陥を有する一導電型の第1の窒化物系化合物半導体層と、前記第1の窒化物系化合物半導体層の上に形成されストライプ状の窓部を有する高抵抗もしくは前記第1の窒化物系化合物半導体層と異なる導電型の窒化物系化合物半導体からなる電流ブロック層と、前記電流ブロック層の窓部および上部に形成され前記第1の窒化物系化合物半導体層と同じ導電型の窒化物系化合物半導体からなる第1クラッド層

0 と、前記第1クラッド層よりも禁制帯幅が小さい窒化物

系化合物半導体よりなる活性層と、前記活性層の上に形成され前記活性層よりも禁制帯幅が大きく前記第1の窒化物系化合物半導体層と異なる導電型の窒化物系化合物半導体よりなる第2のクラッド層を具備するととを特徴とする半導体レーザ装置。

【請求項22】 前記第1クラッド層の屈折率が前記電流ブロック層の屈折率よりも大きいことを特徴とする請求項21に記載の半導体レーザ装置。

【請求項23】 前記第1の窒化物系化合物半導体層が A_{1} 、 $G_{a_{1-x}}$ N ($0 \le x \le 1$)、前記電流ブロック層が 10 A_{1} $G_{a_{1-x}}$ N ($0 \le B \le 1$)、前記第1 クラッド層が A_{1} $G_{a_{1-c}}$ N ($0 \le C \le 1$) よりなり、B と C の間 に、B > C なる関係が成り立つことを特徴とする請求項 2 1 に記載の半導体レーザ装置。

【請求項24】 格子欠陥を有し、表面に段差を有する 結晶と、前記結晶上に形成されるとともに、前記段差上 に低欠陥領域を有する半導体層により構成された半導体 基板。

【請求項25】 格子欠陥を有し、表面に第1の段差を 有する第1の結晶と、前記第1の結晶上に形成されると 20 ともに表面に第2の段差を有しかつ前記第1の段差上に 低欠陥領域を有する第2の結晶層と、前記第2の段差上 に低欠陥領域を有する半導体層により構成された半導体 基板。

【請求項26】 前記結晶が2層以上の結晶層により形成され、前記結晶の前記段差が表面にある層を1層以上超えて形成されていることを特徴とする請求項24に記載の半導体基板。

【請求項27】 表面に段差を有する結晶の表面がA1 $_xGa_{1-x}N$ (ただし、 $0 \le x \le 1$)であって、前記A1 $_xGa_{1-x}N$ 上に900 Cを超える温度CA1 $_xGa_{1-x}N$ 層(ただし、 $0 \le y \le 1$)を成長する工程を有する半導体基板の作製方法。

【請求項28】 表面に段差を有する結晶の表面がサファイア、SiC、Si、GaAsのいずれかであり、400 C以上900 C以下の温度で第1 $OAl_*Ga_{1-*}N$ 層(ただし、 $0 \le x \le 1$)を成長する第1 O工程と、前記第1 $OAl_*Ga_{1-*}N$ 層上に900 C を超える温度で第2 $OAl_*Ga_{1-*}N$ 個(ただし、 $0 \le y \le 1$)を成長する第2 O工程とを有する半導体基板の作製方法。

【請求項29】 前記900℃を超える温度で成長されるA1、Ga1、N層に導入される不純物密度が1x10 ¹¹ cm⁻¹以下であることを特徴とする請求項27あるいは28に記載の半導体基板の作製方法。

【請求項30】 前記900℃を超える温度で成長されるAl、Ga1、N層の成長におけるIII族原料に対する V族原料のモル供給比が200より大きいことを特徴とする請求項27あるいは28に記載の半導体基板の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に 青色レーザや高速動作トランジスタなどの窒化物半導体 装置に関するものである。

[0002]

【従来の技術】図4は、従来の半導体装置の断面を示す。ただし、構造を明瞭に示すため、断面のハッチングは省略している。図4において、サファイアで構成される基板1上にバッファ層1Aが設けられている。バッファ層1A上に、n型GaN層2、n型AIGaNクラッド層3、n型GaN光ガイド層4、i型InGaNよりなる活性層5、p型GaN光ガイド層6、第1のp型AIGaNクラッド層7、開口を有する電流狭窄層8、第2のp型AIGaNクラッド層9およびp型GaNコンタクト層10が順次形成されている。さらに、基板1にはn型電極11、またp型GaNコンタクト層10にはp型電極12がそれぞれ取り付けられている。

【0003】なお、バッファ層1Aは、基板1とn型GaN層2の格子不整合を緩和し、結晶成長を容易にするために設けられたものであり、半導体素子の動作には直接的には関係しない。

【0004】この半導体装置は、活性層5が窒化物半導体であるために、n型電極11およびp型電極12に電圧を印加することにより、青色の光を発振するレーザとして使用することができる。

[0005]

【発明が解決しようとする課題】しかしながら、この従来の半導体装置では、図4に示すように基板1中に筋状に存在する格子欠陥 aが、n型GaN層2、n型A1GaNクラッド層3などの成長とともに上方に延びて、半導体レーザ素子の能動領域として働くi型GaN活性層5における電流狭窄層8の開口部分に達している。

【0006】半導体レーザ素子のように、高電流注入を必要とする場合、格子欠陥の部分から劣化が始まり、半 導体装置の寿命や信頼性を著しく低下させてしまう。

【0007】また、ことで説明した半導体レーザ素子の 活性層だけではなく、例えば高速動作する半導体トラン ジスタ素子のゲート領域においても、このゲート領域に 存在する格子欠陥によってキャリアの移動度が低下する ため、半導体トランジスタ素子の性能を低下させてしま ろ

【0008】このように、半導体レーザ素子の活性層や、トランジスタのゲート領域など、半導体素子の能動領域を担う部分に存在する格子欠陥は、半導体素子の性能劣化の原因となる。

【0009】本発明は、半導体素子の能動領域の格子欠陥を低減し、信頼性が高く、高性能な半導体装置を提供することを目的とする。

[0010]

50 【課題を解決するための手段】本発明の半導体装置は、

格子欠陥を有し、表面に段差を有する第1の半導体層と、前記第1の半導体層上に形成されるとともに前記段差上に低欠陥領域を有する第2の半導体層と、前記第1の半導体層上に形成された半導体素子とを有し、前記半導体素子の能動領域が前記低欠陥領域に形成されたものである。

【0011】本発明により、第1の半導体層の段差の形状に応じて第2の半導体層の成長が進み、これに応じて筋状の格子欠陥の成長方向が、第1の半導体層の主面の法線方向に対して変化するため、第2の半導体層には、部分的に格子欠陥の密度が低い低欠陥領域が形成される。

[0012]

【発明の実施の形態】以下、本発明の実施の形態について、図面を用いて説明する。

【0013】(実施の形態1)図1は、本発明の実施の 形態1における半導体装置の断面図である。図1におい て、六方晶のn型GaN(0、0、0、1)基板から構 成され、筋状の格子欠陥aを有し、表面に段差を有する 基板1上に、厚さ5μmのn型GaN層2が形成されて 20 いる。また、n型GaN層2上に、厚さ0.5μmのn 型AIGaNクラッド層3(AlとGaの混晶比は1 0:90)、厚さ0. lμmのn型GaN光ガイド層 4、厚さ5nmのInGaN層(図示せず、InとGa の混晶比は5:95)と厚さ5nmのlnGaN層(図 示せず、InとGaの混晶比は15:85)とにより構 成されたInGaN量子井戸よりなる活性層5、厚さ 0. 05 μmのp型GaN光ガイド層6、厚さ0. 05 μmの第1のp型AlGaNクラッド層7(AlとGa の混晶比は10:90)、幅2μmの開口を有する厚さ 0. 5μm電流狭窄層 8を設ける。なお、In Ga N量 子井戸よりなる活性層5における電流狭窄層8の開口部 近傍は、半導体レーザ素子の能動領域5aを構成する。 また、電流狭窄層8の導電型は、第1のp型A1GaN クラッド層7とは逆の導電型あるいは高抵抗型のもので あればよい。また、電流狭窄層8の材料として、Ga N、AIGaNなどの半導体やAIN、SiOzなどの 絶縁体を用いてもよい。さらに活性層5としては In G a N量子井戸よりなる活性層を用いたが、量子井戸とし ては単一量子井戸でもよく、2重以上の多重量子井戸で 40 もよい。また、活性層5としてパルク活性層を用いても よい。

【0014】電流狭窄層8上には、厚さ1μmの第2のp型A1GaNクラッド層9 (A1とGaの混晶比は10:90)、厚さ0、1μmのp型GaNコンタクト層10が順次形成されている。

【0015】さらに、基板1にはn型電極11、p型G aNコンタクト層10にはp型電極12がそれぞれ取り 付けられており、n型電極11とp型電極12との間に 電圧を印加することによりInGaN量子井戸よりなる 50

活性層5が発光する。

【0016】本実施の形態における半導体装置は、基板1の表面に段差を有するため、n型GaN層2の結晶成長方向が、段差部分の傾きに応じて斜め方向となる。このため、筋状の格子欠陥aも同様に斜め方向に成長し、これにともないn型GaN層2には格子欠陥aが比較的少ない領域である低欠陥領域bが形成されている。さらに、n型GaN層2上に結晶成長するn型AlGaNクラッド層3、n型GaN光ガイド層4、およびInGaN量子井戸よりなる活性層5におけるn型GaN層2の低欠陥領域b上の部分も低欠陥領域bが形成されている。ここで、能動領域5aは、InGaN量子井戸よりなる活性層5の低欠陥領域bに形成されているため、能動領域5a中の格子欠陥aは少ない。これにより、この半導体装置の信頼性が向上する。

【00T7】なお、この能動領域5aは、InGaN量子井戸よりなる活性層5の平坦な部分に形成することが望ましいことは言うまでもない。

【0018】また、基板1の表面に周期的な凹凸構造を 設ければ、基板1上に低欠陥領域bを周期的に形成する ことができ、基板1上に周期的に半導体レーザ素子を形 成することができ、半導体レーザ素子を効率よく生産す ることができる。

【0019】また、基板1の主平面の法線と、基板1の 段差部分における基板1の表面の法線とがなす角の大き さが90度以下となるように基板1の表面の段差を成形 すれば、n型GaN層2を容易に成長できる。ここで、 段差をこのように成形する方法について説明する。図2 は、基板1の表面を加工する工程を示す。まず、図2

(a) に示すように、基板 1上の一部をマスク 1 3 で被覆する。次に、図 2 (b-1) に示すように、サイドエッチングの方法を用いて、マスク 1 3 に被覆されていない基板 1 の部分を除去する。また、別の方法として、図 2 (a) に示すように基板 1上の一部をマスク 1 3 で被覆した後、図 2 (b-2) に示すようにマスク自身がエッチングされるようなエッチングの条件を選択する方法が考えられる。

【0020】基板1の面方位としては、立方晶系結晶の (1、1、1)面、(-1、1、1)面、(1、-1、 0 1)面、(-1、-1、1)面、(1、1、-1)面、 (-1、1、-1)面、(1、-1、-1)面、(-1、-1、-1)面、あるいは六方晶系半導体の(0、 0、0、1)面、(0、0、0、-1)面などを選択で きる。

【0021】本実施の形態における半導体装置を形成するための、結晶成長の方法としては、有機金属気相成長(以下MOCVDという)法、分子線エピタキシャル成長(以下MBEという)法、ハイドライド気相成長(以下HVPEという)法、またはこれらの方法を組み合わせた方法を用いることができる。

20

【0022】次に、本実施の形態における半導体装置お よび従来の半導体装置について行ったライフテストの結び 果について説明する。このライフテストは、温度100 ℃で多数の半導体レーザ素子を定光出力動作させるもの である。従来のレーザ素子は、ライフテスト開始後10 00時間で約半数が動作不能となり、残り半数の半導体 レーザ素子も、動作電流が平均50%上昇するなど、特 性の著しい劣化が見られた。一方、本実施の形態におけ る半導体レーザ素子は、ライフテスト開始1000時間 後でも全数が動作し、動作電流の上昇は平均で2%であ 10 り、特性の飛躍的な向上が現れているといえる。

【0023】(実施の形態2)次に、本発明の実施の形 態2における半導体装置について、その製造方法ととも に図3を用いて説明する。

【0024】まず、図3(a)に示すように、サファイ ア(0,0,0,1)基板で構成された基板1上に、M OCVD法を用い、温度条件1000℃で厚さ5μmの AlN層14を形成する。AlN層14中には、AlN とサファイアとの格子定数の違いにより発生する格子欠 陥aが存在している。

【0025】次に、図3(b)に示すように、リアクテ ィブイオンエッチングにより、AIN層14の表面に第 1の段差である凹凸14aを設ける。この凹凸14aの 周期は10μm、凸部の上面の幅は2μm、深さは3μ mである。また、この凹凸14aによって紙面垂直方向 に形成される溝の方向は、<1、1、-2、0>であ

【0026】次に、図3(c)に示すように、A1N層 14上にMOC V D法を用い、厚さ10μmのGaN層 15を形成する。このとき、A1N層14の凹部上のG aN層15の格子欠陥aは、GaN層15の堆積の進行 とともにA1N層14の凹部中央に向かって集結し、や がて1筋の格子欠陥aにまとまる。最終的にGaN層1 5の表面に存在する格子欠陥aは、A1N層14の凹部 中央付近と、AIN層14の表面の凸部上付近のみであ り、その他の領域は低欠陥領域bとなる。

【0027】GaN層15の表面に残った格子欠陥aの 数をさらに減らす為に、図3(d)に示すように、リア クティブイオンエッチングにより、GaN層15の低欠 陥領域bの一つおきに凸部ができるように、GaN層l 5に第2の段差である凹凸15aを設ける。この凹凸1 5 a の周期、凸部の上面の幅、および深さは、それぞれ 凹凸14aのものと同じである。そして、図3(e)に 示すように、GaN層15上にHVPE法により厚さ2 0μmのGaN層16を形成する。このとき、AlN層 14の凹部上のGaN層16の格子欠陥aは、GaN層 16の堆積の進行とともにAIN層14の凹部中央に向 かって集結し、やがて1筋の格子欠陥 a にまとまる。と れにより、格子欠陥aがさらに減少する。

層16の低欠陥領域b上にMOCVD法を用い、厚さ2 μmのアンドープGaN層17、厚さ100Aのn型G aN層18を順次形成する。さらにこのn型GaN層1 8上に、ゲート電極19、ソース電極20、ドレイン電 極21をそれぞれ設けることにより半導体トランジスタ 素子を完成する。

【0029】なお、ゲート電極19には、Au、Ni、 Pt、Pdおよびそれらの合金、化合物など、仕事関数 が4.5 e V以上、望ましくは5 e V以上の導電体を用 いるのが良い。ソース電極20および、ドレイン電極2 1には、A1、Ti、In、TiNおよびそれらの合金 や化合物など、仕事関数が5eV以下、望ましくは4. 5 e V以下の導電体を用いるのが良い。

【0030】本実施の形態における半導体トランジスタ 素子のゲート領域であるn型G a N層18のゲート電極 19近傍は、低欠陥領域bで構成されるため、半導体ト ランジスタ素子の高速動作特性が向上する。

【0031】本実施の形態における半導体トランジスタ 装置と、低欠陥領域を有しない従来の半導体トランジス タ素子についてカットオフ周波数を調べたところ、本実 施の形態における半導体トランジスタ素子は、従来の半 導体トランジスタ素子の4倍の周波数でも動作が可能で あることがわかった。これは、半導体トランジスタ素子 の能動領域であるゲート領域の格子欠陥が低減されたと とによって電子の移動度が向上し、動作周波数が向上し たものと考えられる。

【0032】また、本実施の形態における半導体トラン ジスタ素子と、従来の半導体トランジスタ素子をそれぞ れ温度条件700℃で動作テストを行った結果、動作テ スト開始後1000時間で従来の半導体トランジスタ素 子は動作しなくなった。これに対して、本実施の形態に おける半導体トランジスタ素子は、1000時間経って 高周波特性を維持した。

【0033】本実施の形態における半導体トランジスタ 素子の凹凸14aにより形成される溝と、凹凸15aに より形成される溝は、共に紙面鉛直方向であるが、凹凸 15aにより形成される溝を凹凸14aにより形成され る溝に直交させれば、紙面鉛直方向にも格子欠陥aを集 結させることができる。

【0034】また、凹凸の形状は、実施の形態において 示した矩形の他、格子状、6角形のハニカム状、円形、 不定形などの形状を用いることができる。

【0035】また、より広い低欠陥領域を得るには、凹 凸の周期はできるだけ大きくする方がよい。

【0036】実施の形態においては、低欠陥領域に半導 体レーザ素子の活性層や半導体トランジスタ素子のゲー ト領域を設けることについて説明したが、発光ダイオー ドの発光部またはバイポーラトランジスタのベース領域 を設けても、同様の効果を得ることができる。

【0028】最後に、図3(f)に示すように、GaN 50 【0037】(実施の形態3)図5は、本発明の実施の

9

形態3における半導体装置の断面図である。図5におい て、六方晶のn型GaNよりなる、主面が(O、O、 0、1)である基板1から構成され、筋状の格子欠陥 8 を有する。基板1の表面には、凸部が(0、0、0、0、 1)と同じ面方位を有さない凹凸構造が形成されてい る。この凹凸構造を有する基板 1 上に、厚さ5 μmのn 型GaN層2が形成されている。また、n型GaN層2 上に、厚さ0. 5μmのn型AlGaNクラッド層3 (A1とGaの混晶比は10:90)、厚さ0. 1 μm のn型GaN光ガイド層4、厚さ5nmのInGaN層 (図示せず、InとGaの混晶比は5:95)と厚さ5 nmのInGaN層(図示せず、InとGaの混晶比は 15:85)とにより構成されたInGaN量子井戸よ りなる活性層5、厚さ0、05μmのp型GaN光ガイ ド層6、厚さ0.05μmの第1のp型A1GaNクラ ッド層7 (AleGaの混晶比は10:90)、幅2 μ mの開口を有する厚さ0.5μmの電流狭窄層8を設け る。なお、InGaN量子弁戸よりなる活性層5におけ る電流狭窄層8の開口部近傍は、半導体レーザ素子の能 動領域5 a を構成する。また、電流狭窄層8の導電型 は、第1のp型AIGaNクラッド層7とは逆の導電型 あるいは高抵抗型のものであればよい。また、電流狭窄 層8の材料として、GaN、AlGaNなどの半導体や A1N、SiO,などの絶縁体を用いてもよい。

【0038】電流狭窄層8上には、厚さ1μmの第2の p型AlGaNクラッド層9(AlとGaの混晶比は1 0:90)、厚さ0.1μmのp型GaNコンタクト層 10が順次形成されている。

【0039】さらに、基板1にはn型電極11、p型G aNコンタクト層10にはp型電極12がそれぞれ取り付けられており、n型電極11とp型電極12との間に電圧を印加することによりInGaN量子井戸よりなる活性層5が発光する。

【0040】本実施の形態における半導体装置は、主面が(0、0、0、1)である基板1の表面に凸部が

(0、0、0、1)と同じ面方位を有さない凹凸構造を有するため、n型GaN層2の結晶成長方向が、段差部分の傾きに応じて斜め方向となる。このため、筋状の格子欠陥aも同様に斜め方向に成長し、これにともないn型GaN層2には格子欠陥aが比較的少ない領域である(0、0、0、1)面に対し垂直方向に存在していた筋状の格子欠陥aをn型GaN層2の結晶成長方向に曲げてやることにより低欠陥領域bが実現されている。ここで、能動領域5aを、低欠陥領域を含む部分に形成することにより、能動領域5aやの格子欠陥の数を低減することにより、能動領域5aが、すべて低欠陥領域内に含まれば好ましいのは言うまでもない。例えば、能動領域5aを、極力記述、例えば、能動領域5aを、極力記述、例えば、能動領域5aを、極力記述、例えば、能動領域5aを、極力記述、例えば、能動領域5aを、超垂直方向に形成される表しいのは言うまでもない。例えば、能動領域5aを、超垂直方向に形成される表しいのは言うまでもない。例えば、能動領域5aを、極力記述と同じ位置に形成することに 50 2、0>を選択した。

より、能動領域5 a 中の格子欠陥 a をなくすことが可能 となり、著しく半導体装置の信頼性が向上する。

【0041】また、基板1の表面に周期的な凹凸構造を設ければ、能動領域5aを周期的に形成することができ、基板1上に周期的に半導体レーザ素子を形成することができ、半導体レーザ素子を効率よく生産することができる。

【0042】次に、基板1の主平面(実施の形態3では、(0、0、0、1)に相当する面)と同じ面方位を有さない凸部を形成する方法について説明する。図6は、基板1の表面を加工する工程を示す。まず、図6(a)に示すように、基板1上の一部をマスク材13で被覆する。ととで、マスク材13は、基板1の主平面と平行な面を有さない。次に、図6(b)に示すように、ドライエッチングにより基板1と同時にマスク材13もエッチングする。との構成によりマスク材が完全にエッチングされた段階で図6(c)に示すように、凸部が基板1の主平面と平行な面を有さない凹凸構造を基板1上に形成するととが可能となる。

【0043】基板1の面方位としては、立方晶系結晶の(1、1、1)面、(-1、1、1)面、(1、-1、1)面、(1、1、-1)面、(-1、1、-1)面、(-1、-1、-1)面、(-1、-1、-1)面、あるいは六方晶系半導体の(0、0、0、1)面、(0、0、0、-1)面などを選択できる。

【0044】本実施の形態における半導体装置を形成するための、結晶成長の方法としては、MOCVD法、MBE法、HVPE法、またはこれらの方法を組み合わせた方法を用いることができる。

【0045】本実施の形態における半導体装置は、実施の形態1における半導体装置と同じライフテストの結果、1000時間経過した後の電流の増加率が平均で2%であり、信頼性の向上を確認できた。

【0046】(実施の形態4)次に、本発明の実施の形態4における半導体装置について、その製造方法とともに図7を用いて説明する。

【0047】まず、図7(a)に示すように、サファイア(0、0、0、1)基板で構成された基板1上に、MOCVD法を用い、温度条件1000℃で厚さ5μmのA1N層14を形成する。A1N層14中には、A1Nとサファイアとの格子定数の違いにより発生する格子欠陥aが存在している。

【0048】次に、図7(b)に示すように、リアクティブイオンエッチングにより、A1N層14の表面に第1の段差である凹凸構造14aを設ける。この凹凸構造の凸部は、A1N層14の(0、0、0、1)面を有することなく形成される。この凹凸構造14aによって紙面垂直方向に形成される溝の方向として、<1、1、-

【0049】次に、図7(c)に示すように、A1N層 14上にMOCVD法を用い、厚さ10μmのGaN層 15を形成する。このとき、A1N層14の凹部上のG aN層15の格子欠陥aは、GaN層15の堆積の進行 とともにAIN層I4の凹部中央に向かって集結し、や がて1筋の格子欠陥aにまとまる。最終的にGaN層1 5の表面に存在する格子欠陥aは、AIN層14の凹部 中央付近のみであり、その他の領域は低欠陥領域bが形 成される。

【0050】GaN層15の表面に残った格子欠陥aの 10

数をさらに減らす為に、図7(d)に示すように、リア クティブイオンエッチングにより、GaN層15の格子 欠陥 a が凹部に位置するように凸部が (0、0、0、 1)面を有さない凹凸構造15aを形成する。この際凹 凸構造15aの周期は凹凸構造14aの周期の2倍とす る。そして、図7(e)に示すように、GaN層15上 にHVPE法により厚さ20μmのGaN層16を形成 する。このとき、GaN層15の凹部上のGaN層16 の格子欠陥 a は、G a N層 16 の堆積の進行とともにG a N層 15の凹部中央に向かって集結し、やがて 1筋の 20

【0051】最後に、図7(f)に示すように、GaN 層16の低欠陥領域b上にMOCVD法を用い、厚さ2 μmのアンドープGaN層17、厚さ100Aのn型G aN層18を順次形成する。さらにこのn型GaN層1 8上に、ゲート電極19、ソース電極20、ドレイン電 極21をそれぞれ設けることにより半導体トランジスタ 素子を完成する。

格子欠陥aにまとまる。これにより、格子欠陥aがさら

に減少する。

【0052】本実施の形態による半導体装置は、実施の 30 形態2における半導体装置と同等の最高動作周波数であ り、従来の半導体装置に比べ、格子欠陥低減による最高 動作周波数向上の効果が得られた。

【0053】なお、本実施の形態における凸部の形状 は、基板1の主平面と同じ平面を有さなければよく、尖 った形状や曲面形状あるいはそれらの組み合わせなど任 意の形状でも、同様の欠陥低減効果がある。また、凹部 の形状は平面、尖った形状、曲面あるいはそれらの組み 合わせなど、任意の形状でも同様の欠陥低減効果があ

【0054】(実施の形態5)図8は、本発明の実施の 形態5における半導体装置の断面図である。図8におい て、六方晶のn型GaN(0、0、0、1)基板1から 構成され、表面には基板1の(0、0、0、1)面の法 線と段差部分の表面の法線とのなす角の大きさが90度 以上となるように段差を成形し、その上に厚さ5µmの n型GaN層2が形成されている。また、n型GaN層 2上に、厚さ0.5μmのn型A1GaNクラッド層3 (A1とGaの混晶比は10:90)、厚さ0. 1μm のn型GaN光ガイド層4、厚さ5nmのInGaN層 50 1)面、(-1、-1、1)面、(1、1、-1)面、

(図示せず、InとGaの混晶比は5:95)と厚さ5 nmのInGaN層(図示せず、InとGaの混晶比は 15:85) とにより構成された In Ga N量子井戸よ りなる活性層5、厚さ0.05μmのp型GaN光ガイ ド層6、厚さ0.05μmの第1のp型A1GaNクラ ッド層7 (A1とGaの混晶比は10:90)、幅2μ mの開口を有する厚さ 0. 5 μ mの電流狭窄層 8 を設け る。なお、InGaN量子井戸よりなる活性層5におけ る電流狭窄層8の開口部近傍は、半導体レーザ素子の能 動領域5 a を構成する。また、電流狭窄層8の導電型 は、第1のp型A1GaNクラッド層7とは逆の導電型 あるいは高抵抗型のものであればよい。また、電流狭窄 層8の材料として、GaN、AIGaNなどの半導体や

【0055】電流狭窄層8上には、厚さ1 µmの第2の p型A1GaNクラッド層9(A1とGaの混晶比は1 0:90)、厚さ0. 1μmのp型GaNコンタクト層 10が順次形成されている。

A1N、SiO,などの絶縁体を用いてもよい。

【0056】さらに、基板1にはn型電極11、p型G aNコンタクト層10にはp型電極12がそれぞれ取り 付けられており、n型電極11とp型電極12との間に 電圧を印加することによりInGaN量子井戸よりなる 活性層5が発光する。

【0057】本実施の形態における半導体装置は、主平 面の法線と段差部分の表面の法線とのなす角の大きさが 90度以上となるような段差を有する凹凸構造が形成さ れている。これにより、基板1に存在する筋状の格子欠 陥aが、成長方向に進行することが妨げられ、凹凸構造 の凹部からの格子欠陥を大幅に低減することができる。 これに伴い、n型GaN層2には格子欠陥aが比較的少 ない領域である低欠陥領域bが形成されている。さら に、n型GaN層2上に結晶成長するn型A1GaNク ラッド層3、n型GaN光ガイド層4、およびInGa N量子井戸よりなる活性層5におけるn型GaN層2の 低欠陥領域b上の部分も低欠陥領域bが形成されてい る。ととで、能動領域5aは、InGaN量子井戸より なる活性層5の低欠陥領域bに形成されているため、能 動領域5a中の格子欠陥aは少ない。これにより、この 半導体装置の信頼性が向上する。

【0058】なお、この能動領域5aは、InGaN量 子井戸よりなる活性層5の平坦な部分に形成することが 望ましいことは言うまでもない。

【0059】また、基板1の表面に周期的な凹凸構造を 設ければ、基板1上に低欠陥領域bを周期的に形成する ことができ、基板1上に周期的に半導体レーザ素子を形 成することができ、半導体レーザ素子を効率よく生産す ることができる。

【0060】基板1の面方位としては、立方晶系結晶の (1, 1, 1)面、(-1, 1, 1)面、(1, -1, 1)

(-1、1、-1)面、(1、-1、-1)面、(-1、-1、-1)面、あるいは六方晶系半導体の(0、・ 0、0、1)面、(0、0、0、−1)面などを選択で きる。

【0061】本実施の形態における半導体装置を形成す るための、結晶成長の方法としては、MOCVD法、M BE法、HVPE法、またはこれらの方法を組み合わせ た方法を用いることができる。

【0062】本実施の形態における半導体装置について 実施の形態1と同様のライフテストを行った結果、10 10 00時間後でも全数が動作し動作電流の上昇は平均で2 %であり、特性の飛躍的な向上が現れているといえる。 【0063】(実施の形態6)次に、本発明の実施の形 態6における半導体装置について、その製造方法ととも に図9を用いて説明する。

【0064】まず、図9(a)に示すように、サファイー ア(0、0、0、1)基板で構成された基板1上に、M OCVD法を用い、温度条件1000℃で厚き5μmの A1N層14を形成する。A1N層14中には、A1N とサファイアとの格子定数の違いにより発生する格子欠 20 陥aが存在している。

【0065】次に、図9(b)に示すように、A1N層 14の表面に基板1の(0、0、0、1)面の法線とな す角の大きさが90度以上となるような段差を有する凹 凸構造14aを設ける。この凹凸構造14aの周期は1 $0 \mu m$ 、凸部の上面の幅は $2 \mu m$ 、深さは $3 \mu m$ であ る。また、この凹凸構造14aによって紙面垂直方向に 形成される溝の方向は、<1、1、-2、0>である。 【0066】次に、図9 (c) に示すように、A1N層 14上にMOCVD法を用い、厚さ10μmのGaN層 15を形成する。このとき、段差近傍の欠陥は成長方向 に進行することを妨げられ、GaN層15の表面に達し ない。また、残りの凹部の欠陥はA1N層14の凹部上 のGaN層15の格子欠陥aは、GaN層15の堆積の 進行とともにA1N層14の凹部中央に向かって集結 し、やがて1筋の格子欠陥aにまとまる。最終的にGa N層15の表面に存在する格子欠陥aは、A1N層14 の凹部中央付近と、AIN層14の表面の凸部中央付近 のみであり、その他の領域は低欠陥領域bとなる。

【0067】GaN層15の表面に残った格子欠陥aの 数をさらに減らす為に、図9(d)に示すように、Ga N層15の低欠陥領域bの一つおきに凸部ができるよう に、GaN層15に第2の段差である凹凸構造15aを 設ける。この凹凸構造15aの周期、凸部の上面の幅、 および深さは、それぞれ凹凸構造14aのものと同じで ある。このとき、(0、0、0、1)面の法線と凹凸構 造の段差のなす角の大きさは90度以上であることが望 ましい。そして、図9(e)に示すように、GaN層1 5上にHVPE法により厚さ20μmのGaN層16を 形成する。このとき、AIN層14の凹部上にあるGa 50 るとともに、窓部Aの両側から斜めに成長してきた欠陥

N層 16の格子欠陥 a のうち、段差近傍の欠陥は成長方 向に進行することを妨げられる。また、残りの凹部の欠 陥は、GaN層16の堆積の進行とともにAlN層14 の凹部中央に向かって集結し、やがて1筋の格子欠陥 a にまとまる。これにより、格子欠陥aがさらに減少す

【0068】最後に、図9 (f) に示すように、GaN 層16の低欠陥領域b上にMOCVD法を用い、厚さ2 μmのアンドープGaN層17、厚さ100Aのn型G aN層18を順次形成する。さらにこのn型GaN層1 8上に、ゲート電極19、ソース電極20、ドレイン電 極21をそれぞれ設けることにより半導体トランジスタ 素子を完成する。

【0069】本実施の形態における半導体装置の最高動 作周波数は、実施の形態2における半導体装置と同等で あり、実施の形態2と同様、格子欠陥が低減されたこと によって電子の移動度が向上し、動作周波数が向上した ものと考えられる。

【0070】(実施の形態7)次に、本発明の実施の形 態7における半導体レーザ装置について、図10を用い て説明する。

【0071】図10において、六方晶サファイア(0、 0、0、1)基板1の上に、厚さ0.05μmのA1N バッファ層22、厚さ1. 0μmのn型GaN層23、 幅約1.5μmのストライプ状の窓部Αを有する厚さ 5 μ m の高抵抗A 1。, Ga。, N電流ブロック層2 4が形成されている。A1Nバッファ層22、n型Ga N層23、電流ブロック層24の中にはほぼ基板1の法 線方向に沿った筋状の格子欠陥aが形成されている。電 流ブロック層24の窓部Aと上部Bには、n型Al。」 Ga。,Nクラッド層3が形成されている。また、クラ ッド層3の上には、厚さ0.1μmのn型GaN光ガイ ド層4、厚さ5 n mの I n。。、G a。。、N層 (図示せ ず)と厚さ5 n mの l n。...、G a。...、N層(図示せず) とにより構成されたInGaN量子井戸よりなる活性層 5、厚さ0.05μmのp型GaN光ガイド層6、厚さ 0. 8 μ m の p 型 A 1 。 , G a 。 , N クラッド層 7 、厚さ 0. 5μmのp型GaNコンタクト層10が形成されて いる。また、n型GaN層23とp型GaNコンタクト 層10の上には、オーミック電極11および12がそれ ぞれ形成されており、オーミック電極11とオーミック 電極12の間に電流を流すと、窓部Aの上部の活性層5 が能動領域として発光し、電流を増加させるとやがてレ ーザ発振に至る。

【0072】本実施の形態においては、電流ブロック層 24がその窓部Aにおいて段差を有するために、クラッ ド層3の結晶成長方向が窓部Aの側面の傾きに応じて斜 め方向となる。このため、筋状の欠陥aも窓部Aにおい ては斜め方向に成長し、欠陥の少ない領域bが形成され どうしが窓部の中央付近で合流するため欠陥の本数が減少する。この結果、発光部分である窓部Aの上部の活性層を貫通する欠陥の本数が、窓部Aのない場合よりも大幅に低減され、半導体レーザ装置の寿命が向上する。事実、本実施の形態における半導体レーザ装置を、温度100℃、光出力30mWで定光出力連続動作させたところ、ほとんどのレーザが約1000時間経過しても動作電流の増加率2%以内の安定な動作を示し、信頼性の飛躍的な向上を確認できた。

15

【0073】また、本実施の形態における半導体レーザ 10 装置では、電流ブロック層24をクラッド層3よりもA 1組成の高いA1GaNで構成したが、電流ブロック層24をクラッド層3と同じあるいはクラッド層3よりも低いA1組成のA1GaNにしても、活性層を貫通する欠陥の本数を同様に低減できるため、信頼性の向上を図ることができる。しかしながら、本実施の形態のような構成にすることにより、窓部Aの屈折率が電流ブロック層24の屈折率よりも高くできるので、横方向にストライブ部で凸の実効屈折率差が形成でき、活性層で発生した光を効率良くストライブ内に閉じ込めることができる 20 ため、しきい値電流を低減する上で望ましい。

【0074】また、本実施の形態における半導体レーザ 装置では、電流ブロック層24を高抵抗層としたが、p 型層としてもよく、同様の効果を得ることができる。

【0075】さらに、各層の導電型を反転させる、すなわちGaN層23、クラッド層3をp型、電流ブロック層24を高抵抗またはn型、クラッド層7、コンタクト層10をn型の窒化物系化合物半導体で構成してもよい。

【0076】また、本実施の形態における半導体レーザ装置では、活性層をInGaN、それ以外の層をA1、 $Ga_{1-x}N$ ($0 \le x \le 1$) で構成したが、一般に各層を $B_vA1_vGa_vIn_{1-v-v-v}N$ ($0 \le U \le 1$ 、 $0 \le V \le 1$ 、 $0 \le W \le 1$) で表される窒化物系化合物半導体を用いても同様の効果を得るととができる。

【0077】(実施の形態8)図11は、本発明の実施の形態8における半導体基板の断面図である。この基板の作製法を図12を用いて説明する。

【0078】図12(a)に示す結晶基板1は六方晶の GaN(0、0、0、1)基板であり、筋状の貫通転移 40が1x10°cm⁻¹の密度で表面にまで達している。結晶基板1上にフォトリソグラフィーにより形成したフォトレジストによるマスク13を設置する(図12

(b))。本実施の形態では、フォトレジストの幅を8μm、開口部を16μmとする。BCl,ガスによる反応性イオンエッチングを用いてマスクの開口部のみを深さ1μmエッチングすることで、凸部の幅が7μm、凹部の幅が17μm、高さ1μmのストライプ状の周期的な段差を作製する(図12(c))。凸部の幅が、フォトレジストの幅より狭くなったのは、GaN基板1がサ

イドエッチングされたことによる。

【0079】マスク13を除去した後、この上に段差を被覆するGaN層25を成長する。成長法は特に限定するものではないが、本実施の形態では有機金属気相成長装置を用い、原料にはトリメチルガリウムとアンモニア、キャリアガスには水素を用いる。トリメチルガリウムとアンモニアのモル供給比がGa:N=1:5500となるように原料を流し、1000℃でGaNを成長する。この際の(0、0、0、1)面上の成長速度は毎時2μmで、3時間成長を行う(図12(d))。以上の成長によりGaN層25中の欠陥aは1筋にまとまり、低欠陥領域bが形成されている。

【0080】なお、マスク13の材料としては、本実施の形態のフォトレジストの他、SiO,やAuなどが、また、反応性イオンエッチングのガスには本実施の形態のBC1,の他、C1,やSiC1,等、塩素を含むガスを用いることができる。

【0081】(実施の形態9)図13は、本発明の実施の形態9における半導体基板の断面図である。

【0082】GaN基板1に第8の実施の形態と全く同様の方法で、凸部の幅が7μm、凹部の幅が17μm、高さ1μmのストライブ状の周期的な第1の段差を形成し、GaN層25を3時間成長する。次に、基板1に段差を設けたのと同じ方法で、GaN層25に凸部の幅が7μm、凹部の幅が17μm、高さ1μmのストライブ状の周期的な第2の段差を形成する。この際、GaN層25に形成する砂差は、段差の凸部が低欠陥領域を含むように形成するか、好ましくは、凸部が完全に低欠陥領域内に収まるようにする。本実施の形態では、第1の段差と第2の段差を凹凸の周期方向に8μmずらすことで凸部が完全に低欠陥領域内に収まるようにした。次に、GaN層25の上にGaN層26を、GaN層25と同じ条件で3時間成長する。

【0083】以上のように、段差形成と成長を繰り返す ことで、GaN層26にはGaN層25に比べ、より広 い低欠陥領域が得られている。

【0084】(実施の形態10)図14は、本発明の実施の形態10における結晶基板の断面図である。図14の結晶基板の作製方法を図15を用いて説明する。

【0085】図15(a)における結晶基板1はGaN(0、0、0、1)基板である。結晶基板1上にA1。,,Ga。,,N層27を1.5μm成長する(図15(b))。との際の結晶成長方法は特に限定するものではないが、本実施の形態では実施の形態8と同様の有機金属気相成長装置を用い、原料にトリメチルガリウムとトリメチルアルミニウムとアンモニアを用いて、GaとA1とNのモル供給比がGa:A1:N=0.5:0.5:5500となるようにした。このとき、A1。,,Ga。,,N層27はクラックなどの発生が無く平坦であ

トレジストの幅より狭くなったのは、GaN基板1がサ 50 る。つぎに、第8の実施の形態と全く同じ反応性イオン

エッチングにより、Al。、Ga。、N層27に高さ2μ mの千鳥格子状の段差を形成する(図15 (c-1)、 図15 (c-2))。この段差は、A1。, Ga。, N層 27の厚さより深く、底部はGaN基板1まで達してい る。Al。、Ga。、N結晶層27の上にAl。、Ga。、 N層28を30 μm成長する(図15(d))。このと き、A1。、Ga。、N層2.8には、実施の形態8と同

【0086】これとは別に、A1。、Ga。、N層27に 形成する段差の高さを1μmとする以外は全く同様の方 法で、Alas,Gaas,N層28を30 μm成長した(図 示せず)。この場合、段差形成時の段差の底部はA1 。、Gao、、N層27であって、GaN基板1は露出して いない。このとき、Al。、Ga。、N層28の表面に は、A 1。、G a。、、N層28が30μmと厚いために、 GaNとAl。、Ga。、Nの格子定数差により生じたク ラックが存在している。

様、低欠陥領域bが形成される。

【0087】以上実施の形態10で示したように、段差 をAl。、Ga。、N層27を超えて形成するととでクラ ックが生じなくなる。段差をAl.、Ga.、N層27を 20 超えて形成した場合を詳細に調べると、図15(e)に 模式的に示すように、Al.,Ga.,N層27とGaN 基板1の格子不整合は、A1。, Ga。, N層27を格子 状としたことで、Al., Ga., N層27内で緩和され ている。また、Al.、Ga.、N層27とAl.、Ga 。, N層28の界面では格子が整合しているのに対し、 GaN基板1とA1。, Ga。, N層28の界面で格子の 不整合が生じている。とのように、段差をAl。、Ga 。、N層27を超えて形成することで、GaN基板1と A 1。., G a。., N層 2 8 の格子定数差は緩和され、クラ ックを防止する効果があると考えられる。なお、以上の ようなメカニズムから、本実施の形態の基板1にGaN を用い半導体層27、28にA1,,,Ga,,,Nを用いる 以外にも、A1GaN層27とA1GaN層28の組成 を変化させた場合や、そのほかの材料の組み合わせにつ いても同様の効果が得られる。

【0088】 (実施の形態11)以下、本発明の実施の 形態11について図16と図17を用いて説明する。

【0089】結晶基板1として、欠陥密度がいずれも1 x 1 0°c m-'のGa N結晶基板、A 1。, Ga。, N結 晶基板、AlN結晶基板を用い、半導体層25として、 GaN、Al。,,Ga。,,N、AlNを用いて、すべての 結晶基板と半導体層の組み合わせについて、実施の形態 1と同様の実験を行った。この際、半導体層25の成長 温度を700℃から1100℃まで変化させた。

【0090】いずれの組み合わせについても、半導体層 25の成長温度が900℃を超えると図16(a)から (c) に示すように、段差が平坦に埋め込まれていくと ともに、欠陥が屈曲し、低欠陥領域が形成されるが、9 00℃以下では、図17(a)から(c)に示すように 50 s(1、1、1)を用いる以外は実施の形態12と全く

段差が平坦にならず、また、半導体層25中では欠陥が 屈曲せず、欠陥の減少が見られない。以上のように、A 1GaNにより構成された基板1上に段差を形成しA1 GaNにより構成された半導体層25を成長する場合、 段差の埋め込みを行い、かつ欠陥を横方向に屈曲させる 為には、A1GaN層25の成長温度として900℃を 超える温度が必要である。

【0091】(実施の形態12)つぎに、本発明の実施 の形態12について図18を用いて説明する。

【0092】基板1は、段差を有するサファイア基板で ある。本実施の形態では、サファイア基板1は表面が2 ・傾斜した(0、0、0、1)であるサファイアを、水 素ガスなどの還元雰囲気中で1300℃で10時間加熱 することで作製する。このように加熱することで、サフ ァイア傾斜基板中の原子オーダーの微小なステップが結 合して、0.1μm以上の段差を有するステップとな る。

【0093】半導体層29はAi。,,Ga。,,Nである。 半導体層29の成長温度を350℃から1000℃まで 変化させたところ、成長温度が400℃未満ではA1 。、Ga。、Nは成長しなかった。また、900℃を超え る温度では、Al。、Ga。、Nは島状になってしまい、 一様な層が得られなかった。そこで、半導体層29の成 長温度は400℃以上900℃以下とする。

【0094】半導体層29は900℃以下の成長温度で あるので、実施の形態11の図17に示したように、欠 陥の屈曲が行われず低欠陥領域は形成されない。そと で、半導体層29を成長させた後に、A1。, Ga, , N 層25を900℃以上の温度で成長することで、欠陥が 屈曲し低欠陥領域が形成される。

【0095】なお、本実施の形態では段差は還元雰囲気 中での加熱で形成したが、段差を実施の形態8と同様の エッチング等の方法を用いて形成しても同様であり、エ ッチング等の方法を用いれば、任意の面方位を有する基 板に任意の形状を有する段差を形成できる。なお、本実 施の形態では半導体層29および半導体層25としてA 1。、Ga。、Nを用いているが、半導体層29と半導体 層25の組み合わせについて、GaNやA1Nや他の組 成のA1GaNの組み合わせを用いても同様の結果が得 られる。また、半導体層25の膜厚は半導体層25が連 続膜となればよく、好ましくは0.005μm以上あれ ば良い。なお、本実施の形態ではA1。、Ga。、N層2 5はステップ状になるので、半導体装置などで平坦な基 板が必要な場合はAl。, Ga。, N結晶層25を研磨す るなどの方法により平坦化するなど行えばよい。

【0096】(実施の形態13)つぎに、本発明の実施 の形態13について説明する。

【0097】結晶基板1として、段差を有する6H-S iC(0, 0, 0, 1), Si(1, 1, 1), GaA (11)

同様にしてAl。, Ga。, N結晶層29とAl。, Ga。, N結晶層25が順次成長した。なお、SiC、Si、GaAsは半導体であるので、適切なウェットエッチングで容易に段差を形成することが可能である。

19

【0098】半導体層29の成長温度を350℃から1000℃まで変化させたところ、いずれの基板についても成長温度が400℃未満ではA1。,Ga。,Nは成長せず、900℃を超える温度では一様なA1。,Ga。,N結晶層が得られなかった。そこで、半導体層29の成長温度は400℃以上900℃以下とする。

【0099】半導体層29は900℃以下の成長温度であるので、実施の形態11に示したように、欠陥の屈曲が行われず低欠陥領域は形成されない。そこで、半導体層29を成長させた後に、A1.,Ga.,N層25を900℃以上の温度で成長することで、欠陥が屈曲し低欠陥領域が形成される。

【0100】なお、基板1の面方位については、本実施の形態の様に特定の面方位を用いると、特定の面を有する半導体層を成長させることができるので好ましいが、任意の面方位についても同様の結果が得られる。また、SiCの結晶構造についても、6H-SiC以外にも、4H-SiCや3C-SiC等、他の結晶構造を有するSiCについても同様の結果が得られる。なお、本実施の形態では半導体層29および半導体層25としてA1。、、Ga。、、Nを用いているが、半導体層29と半導体層25の組み合わせとして、GaNやA1Nや他の組成のA1GaNを用いても同様の結果が得られる。

【0101】(実施の形態14)つぎに、本発明の実施の形態14について説明する。

【0102】実施の形態8と全く同様にして、六方晶の 30 GaN(0、0、0、1)基板上にストライブ状の周期的な段差を作製する。

【0103】この上に段差を被覆するA1。... Gao... N 層25が6μm成長する。A1。... Gao... N 層25の成長の際、原料にSiあるいはSeあるいはMgあるいは Znを含む原料を導入することで、A1。... Gao... N 層25中に不純物を導入した。本実施の形態では、実施の形態 I と同様有機金属気相成長装置を用い、不純物を含む原料としてそれぞれ、モノシラン(SiH4)、セレン化水素(H2Se)、ビスシクロペンタジエニルマグネシウム((C,H5)... Mg)、ジメチルジンク((CH1,)... Zn)を用いる。

【0104】A1。、Ga。、N層25中の不純物濃度と段差上の表面状態との関係を調べた結果、いずれの不純物の場合も不純物濃度を1x10¹¹cm⁻¹より大きくすると、段差上の表面に数100nmオーダーの凹凸が発生することが判明した。このような表面の凹凸により、基板上に半導体装置を形成した場合の膜の平坦性が悪く、所望の特性が得られないという問題が起こる。そこで、半導体装置などに用いる基板の製造方法としては、

不純物密度1×10¹¹ c m⁻¹以下とする必要がある。 【0105】なお、不純物を含む原料は本実施の形態で 用いた原料に限らない。また、不純物に関しても、本実 施の形態のSiの他に、Ge等の他のIV族元素を用いた 場合や、本実施の形態のSeの他に、OやS等の他のVI 元素を用いた場合や、本実施の形態のMgやZnの他 に、Cd等の他のII族あるいは金属元素を用いた場合も 同様の結果が得られる。なお、本実施の形態では半導体

層25はAl。、、Ga。。。Nであるが、任意の組成のAl 10 GaNやGaNやAINを用いても同様の結果が得られ

【0106】(実施の形態15)つぎに、本発明の実施の形態15について説明する。

【0107】実施の形態8と全く同様にして、六方晶の GaN(0、0、0、1)基板上にストライプ状の周期 的な段差を作製する。

【0108】この上に段差を被覆するAl。...Ga。...N層25を成長する。Al。...Ga。...N層25の成長の際、GaとAlのモル供給量の和すなわちIII族のモル供給量と、Nのモル供給量すなわちV族のモル供給量の比が、V族モル流量/III族モル流量=100~10000となるようにした。この際III族モル流量は一定とした。成長温度は900℃から1100℃である。

【0109】図19はV族モル供給量/III族モル供給量(以下V/III比と表記)と、幅5μmの溝を平坦に埋め込み成長するのに要する時間を調べた結果である。いずれの成長温度においても、V/III比を下げると溝を平坦に埋め込み成長するための時間が増大し、V/II 比が200以下では図17と同様の成長様式となり、

溝が平坦に埋め込み成長されないことが判明した。溝が平坦に埋め込み成長されない場合は、図17に示すように低欠陥領域が形成されない。したがって、低欠陥領域の形成にはV/III比が200より大きく、好ましくは1000以上必要である。

【0110】なお、本実施の形態では半導体層25としてA1。、Ga。。Nを成長したが、他の組成のA1GaNやGaN、A1Nについても同様の結果が得られる。 【0111】

【発明の効果】以上のように、本発明の半導体装置は、 低欠陥領域に半導体素子の能動領域を形成することにより、信頼性および性能を向上することができる。 【図面の簡単な説明】

【図1】本発明の実施の形態1における半導体素子の断 面を示す図

【図2】同半導体装置の製造方法を示す図

【図3】本発明の実施の形態2における半導体素子およびその製造方法を示す図

【図4】従来の半導体装置を示す図

【図5】本発明の実施の形態3における半導体素子の断 50 面を示す図

【図4】

【図6】同半導体装置の製造方法を示す図

【図7】本発明の実施の形態4における半導体素子およびその製造方法を示す図

【図8】本発明の実施の形態5 における半導体素子の断面を示す図

【図9】本発明の実施の形態6における半導体素子およびその製造方法を示す図

【図10】本発明の実施の形態7における半導体素子の 断面を示す図

【図11】本発明の実施の形態8 における半導体基板を 10 示す図

【図12】本発明の実施の形態8における半導体基板の 製造方法を示す図

【図13】本発明の実施の形態9における半導体基板を 示す図

【図14】本発明の実施の形態10における半導体基板を示す図

【図15】本発明の実施の形態10における半導体基板 作製プロセスを示す図

【図16】本発明の実施の形態11において、成長温度 20 が900℃を超えるときの欠陥の挙動を示す図

【図17】本発明の実施の形態11において、成長温度が900℃以下のときの欠陥の挙動を示す図


【図18】本発明の実施の形態12における半導体基板 を示す図

【図19】本発明の実施の形態15において、V族モル流量/III族モル流量比と、幅5μmの溝を平坦に埋め込み成長するのに要する時間の関係を表した図


【図1】


*【符号の説明】

- 1 基板
- 2 GaN層
- 3 n型AIGaNクラッド層
- 4 n型GaN光ガイド層
- 5 活性層
- 6 p型GaN光ガイド層
- 7 第1のp型AlGaNクラッド層
- 8 電流狭窄層
-) 9 第2のp型AIGaNクラッド層
 - 10 p型GaNコンタクト層
 - 11 n型電極
 - 12 p型電極
 - 13 マスク
 - 14 A I N層
 - 14a、15a 凹凸
 - 15、16 GaN層
 - 17 アンドープGaN層
 - 18 n型GaN層
- 20 19 ゲート電極
 - 20 ソース電極
 - 21 ドレイン電極
 - 22 AlNバッファ層
 - 23 n型GaN層
 - 24 AIGaN電流プロック層
 - 25、26 半導体層
 - 27、28 AlGaN層
 - 29 AlGaN層





【図2】


















【図19】



[図17]







フロントページの続き

(51)Int.Cl. ⁷						
HOlL	29/812					
	29/861					
H01S	5/323					

識別記号

FI HO1L 29/91 HO1S 3/18

C 673

テマコード (参考)

(72)発明者 折田 賢児

大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 今藤 修

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 油利 正昭

大阪府高槻市幸町1番1号 松下電子工業

株式会社内